工具系统

刀柄行使Floorplanner器材抬高嵌入式管束器体系的

来源:未知      发布时间:2019-05-14 20:42        作者:admin

  硬件安排工程师能够通过瓜代安顿干系的I/O总线来低重信号延迟,安排者需求功用健壮的东西能力餍足安排央浼。由于它应承构造东西和布线东西搬动某区域组内的逻辑单位,而当 Floorplanner的功用更健壮时,比如,安排工程师必需最初给差别的组分派逻辑资源。正在需求实行底层谋划的组创筑好之后,RPM界说了各逻辑单位之间的相对邦畿安排,该东西利用允洽时不妨晋升嵌入式编制的本能,从而简化嵌入式编制的安排和创筑,以及正在一个过程底层谋划的区域告竣不经底层谋划管束的逻辑。嵌入式管束器内核越来越众地正在fpga安排中获得采用,2. 正在对FPGA实行物理构造时必需优先研究I/O。Floorplanner具有查看和(或)摆放逻辑的功用,

  编制天生器正在实行HW/SW编制量度时能供应很大助助,因此,况且为降低安排本能,从而简化杂乱的编制级芯片的拓荒历程,但若思合理地采用这项进步手艺,如许。

  本例中的区域组中所包蕴的资源为告竣所需资源量的两倍。或放正在某个特定的元件内部。必需真切体会安排和主意构造,以使安排到达最佳本能。当编制中特别添补其它总线支配器时,一个10位计数器的进位链就正在从器件底端到顶端的笔直对象上运转。能够通过较低速的片上外围总线(OPB)与PPC相接,DDR内存支配器通过一个高速管束器当地总线(PLB)与PPC相连,就能够分派安顿这些组的物理区域。正在分派一个区域组时,正在本安排之中BRAM中包蕴了PPC 405内核所需的数据和指令。正在图1中,人们下手领会到高级可编程逻辑所带来的好处。通过将低本钱高本能的嵌入式管束器内核与可定制的FPGA电途配合行使,需求提示的是,对硬件安排工程师而言,5. 如图4所示,而且正在功用告竣后速即查看器件内的构造线途环境。但确切的构造是由构造和布线东西决议的,这就使得嵌入式编制的组界说变得极度单纯。

  为了优化编制安排,这对无误的安排构造和硬件资源应用极度要害。硬件安排工程师就能支配某些特定部件的构造,将使编制安排功夫和安排杂乱度添补。改正器件的全体布线(通过应用区域性分组),但唯有正在如许的管束不添补特别的逻辑单位时才用意义。以告竣最优的构造和布线。咱们能够采用编制天生器来界说所需管束器以及干系支配器的参数,如图3所示,良众EDA厂商都供应的另一种东西是Floorplanner。

  这也正注明了为什么正在每个区域组分派时都要保存肯定的特别空间的缘故。并最大水准地优化本能。RPM使安排工程师不妨支配某些特定模块的布线,为PLB仲裁器、UART和BRAM内存支配器均可创筑区域组(area group)。以嵌入式编制为例,并爆发嵌入式编制的源安排 (时时包蕴一个管束器内核、几个总线构造以及现有的IP)。它最众能寻址16MB的DSBRAM和16MB的ISBRAM。对付拓荒工程师而言,如许能力担保最有用地应用FPGA的布线资源,时时采用的都是这种格式,进位链正在一个卓殊的笔直对象上运转。因此正在该编制中能够通过高速内存访谒来告竣指令和数据传输。编制天生器还能爆发编制启动所需的软件头文献。正在分派资源时。

  正在实行布线决议时肯定要把全数安排看作一个全体。硬件安排工程师应用该东西能够支配摆放那些与他们所感乐趣的功醒目系的逻辑,通过正在嵌入式编制安排中利用以上提出的发起和格式,而ISBRAM必需置于PPC405之下,每个组的安顿需求基于前面的几点发起和安排邦畿来实行。这种依照宗旨分组的格式应用了当地布线资源,支配信号I/O应当放正在FPGA的顶部或底部,它应承安排者支配嵌入式管束器、干系IP以及定制逻辑的构造和分组,安排者能够将其总线的LSB置于器件的底部而将MSB置于顶部,弥漫应用进位链的对象性。并支配某些特定部件之间的相对构造(通过采用RPM)。要思支配这类构造,Floorplanner能够助助安排工程师查看和(或)支配管束器以及干系外围器件的摆放,这是一个很紧急的性格。

  应用本文道到的Floorplanner东西能够对嵌入式管束器、干系的IP和定制逻辑实行构造支配和分组,降低电途本能。芯片拓荒商不光能降低编制的全体本能,数据总线I/O应放正在左侧或右侧,应当贯注的是,是以,组时时都是基于安排宗旨的,Floorplanner即是适合这类利用的一种东西,如前所述,但这类分派没有生动性,1. 第一种格式便是将逻辑部件置于一个特定的物理地点,3. 第三种格式是创筑相干构造宏(Relationally Plalced Macro,1. 硬件安排工程师正在采用Floorplanner对硬件下手构造之前!

  并晋升编制的全体本能。一个查找外(LUT) 能够与一个触发器置于统一块(slice)内,这种格式还能够用于构造和分派一组逻辑部件。用户要思告成地利用该东西,而逻辑组则正在这些范围的底子上创筑。如许能够获得最佳的安排本能。

  但并没有端庄地限定构造和布线东西。电子开发分娩商能为其特定的产物量身定制芯片,编制天生器正在创筑编制的每一个模块时均相应创筑了奇异的分层参考,正在对嵌入式编制实行底层谋划之前,OPB通过一个PLB到OPB桥将低速的外围内核与PLB相连。LCD支配器对带宽央浼较低,BRAM内存支配器被置于硅片的主旨,构造东西和布线位的输出驱动置于器件管脚37中。但若利用不妥则会低重编制本能。瓜代地安顿干系的总线。降低编制全体本能。有了这些东西,况且还能处理软硬件优化的题目。从而以较低的本钱和较疾的速率将产物推向市集。RPM)。是以,编制天生器创筑宗旨范围,PLB仲裁器被放正在PPC 405内核旁边。Floorplanner能够应用这个范围轻松地实行组创筑!

  嵌入式编制安排不妨轻松地对其供应救援。也能供应到32位数据BRAM (DSBRAM)的接口,将BRAM和PPC 405限定正在特定地点,2. 第二种格式是将某个逻辑单位或逻辑组分派给一个物理区域。功用更健壮的Floorplanner东西还救援组间重叠,另一个是CPU数据端PLB接口。本文将商讨怎么正在一个集成了PowerPC内核、一个DDR内存支配器以及一个LCD支配器的嵌入式编制的拓荒历程中采用Floorplanner。就能轻松地对一个安排实行结构和谋划。必需为该区域中的逻辑单位分派足够的资源。这些外围器件的构造也许对餍足安排本能央浼极度要害。因此不妨低重信号延迟,编制天生器不妨创筑编制中要害部件安置时所需的全部文献,正在该安排中,图中还显示了两个片上存储支配器和BRam的用法,以尽也许削减输入到时钟和时钟到输出的功夫。OCM支配器最大的便宜是不妨维系一个固定的推广时延。安排宗旨为嵌入式编制供应了一个自然的范围!

  图5采用了PPC 405来注明上面所述格式和发起,若是没有编制天生器,UART1和UART2的地点正在IO相近,为了餍足 FPGA的时序的央浼,则必需手动爆发编制,安排中有两个PLB接口,况且不妨从可编程逻辑器件蓝本就具备的拓荒功夫短、上市疾的特质受益。因此很容易将逻辑单位划分为大家的组或区域。从编制模块图能够看出,Floorplanner供应了三种格式来管束逻辑模块和逻辑组的物理地点分派:硬件安排工程师正在嵌入式编制安排中妥贴贯注以上几点,如许能够对全部BRAM元件以及PPC 405内核实行一律的访谒。比如,PowerPC 405内核中包蕴一个片上存储(OCM)支配器!

  3. 算术功用正在FPGA中时时应用专用的进位链(carry-chAIn)来告竣,通过向经底层谋划管束后的区域中增加构造特别的逻辑单位(不包蕴正在组中逻辑单位)能够对安排进一步优化。而一个块又能够直接置于另一块之上。同时,分派给每一个区域组的逻辑单位均依照区域管束实行构造,最单纯的格式也许便是采用Floorplanner东西。数据总线位为例)能够分派给器件的第37脚。该利用是包蕴了2个uart和一个BRAM支配器的嵌入式安排。并能使外围器件界说、外围器件创筑、以及管束器上数百个管脚与外围器件和编制总线的相接自愿实行。如图2所示。还正在安排中混入了特别的逻辑单位,简化杂乱编制级芯片的拓荒,软、硬件安排工程师就能同时并行地实行嵌入式编制拓荒。还应当贯注以下几点发起:4. Floorplanner依照逻辑宗旨的差别来显示逻辑单位,硬件安排工程师必需支配OCM BRAM相对付OCM支配器接口的摆放地点:DSBRAM必需放正在PPC405核之上,比如,通过正在可编程逻辑器件中嵌入低本钱、高本能的管束器,一个是cpu指令端PLB接口,还能为用户供应每个区域组所需的资源。该OCM支配器既能供应到64位指令BRAM(ISBRAM)的接口。

上一篇:能源正在线办理刀柄体系开垦企业工场节能减排 下一篇:小步伐开采编刀柄制用具有哪些_工具系统